

Chapter 7 Layout Design

Department of Electronic Sci. & Tech. (EST)


Content

- ❖ 1. 工艺流程定义
- ❖ 2. 版图几何设计规则
- ❖ 3. 图元
- ❖ 4. 电学设计规则
- ❖ 5. 布线规则
- ❖ 6. 版图设计
- ❖ 7. 版图检查
- ❖ 8. 版图数据提交

HBUT-EST


4

1.0 IC设计流程




HBUT-EST

1.0 IC设计流程



HBUT-EST


1.0 版图设计步骤(人工)




HBUT-EST

1.1 Definition of Layout

❖ Layout(版图)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。



电路图



版图

HBUT-EST

6

1.1 引言

❖ Layout (版图)

- Layout是集成电路从设计走向制造的桥梁,包含集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
- 集成电路制造厂家根据这些数据来制造掩膜。

❖ Layout的作用

掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。

HBUT-EST

7

1.2 版图的意义

❖ 版图的意义:

- 集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节,它不仅关系到集成电路的功能是否正确,而且也会极大程度地影响集成电路的性能、成本与功耗。
- 它需要设计者具有电路系统原理与工艺制造方面的基本知识,设计出一套符合设计规则的“正确”版图也许并不困难,但是设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。

HBUT-EST

1.2 版图的意义

- ❖ 集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。
- ❖ 设计者只有得到厂家提供的规则以后，才能开始设计。
- ❖ 版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。

1.3 版图的工具

➤ 版图的工具：

① Cadence

- Virtuoso
- Dracula
- Assura
- Diva


② Mentor

- Calibre

③ Spring soft

- Laker

1.4 版图的设计流程



版图的设计流程

工艺厂商提供：.tf .display
Design rule、DRC LVS 文件、
PDK、ESD文件、金属阻值文件

1.4 Layout Design Flow


➤ 设计规则检查 Design Rule Check (DRC)

➤ 电气规则检查 Electrical Rule Check (ERC)

➤ 版图与线路图比较程序 Layout Versus Schematic (LVS)

➤ 版图寄生参数提取 Layout Parameter Extraction (LPE)

➤ 寄生电阻提取 Parasitic Resistance Extraction (PRE)



Design Rule

- ❖ 集成电路的制造必然受到工艺技术的限制，受到器件物理参数的制约，为了保证器件正确工作和提高芯片的成品率，要求设计者在版图设计时遵循一定的设计规则，这些设计规则由晶圆厂家提供。它是以晶圆厂实际制造过程为基准，经过实际验证过的一整套参数，是进行版图设计必须遵守的规则，版图设计是否符合设计规则是流片是否成功的一个关键，因为设计规则是版图设计和工艺之间的唯一接口。
- ❖ 由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。
- ❖ 这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。
- ❖ 因此不同的工艺，就有不同的设计规则。

厂家提供设计规则


- ❖ 每个晶圆厂家的Design Rules并不相同，同一晶圆厂不同的Process其Design Rules也会不尽相同，即使是同一晶圆厂的同一Process，其Design Rules也会Upgrade。
- ❖ 设计者只能根据厂家提供的设计规则进行版图设计。
- ❖ 严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

7.2 选择工艺流程需要考虑的因素

- ❖ 选择某一晶圆厂的某一Process来实现设计的IC，除了Design Rules外还会包含以下资料：
 - ① Process Parameters：如每一层的厚度，深度...等；
 - ② Process Flow：如每一步骤所需的时间；
 - ③ Design Guide：如何加Contact，如何用Library，如何用避免Latch Up...等；
 - ④ SPICE Parameters：一般还有分是哪一种 SPICE的参数。这些参数大致分为 (1)Typical, (2)Fast, (3)Slow；
 - ⑤ Package：可用的包装及Pin Count；
 - ⑥ Area：每一个Die的最大容许面积；
 - ⑦ Testing：测试方法；
 - ⑧ Others：Temperature, Sheet resistance, Tape out流程...等。


7.2 版图几何设计规则

- ❖ 版图几何设计规则可看作是对光刻掩模版的制备要求。
- ❖ 光刻掩模版是用来制造集成电路的。这些规则在生产阶段中为电路的设计师和工艺工程师提供了一种必要的信息联系。



版图

生产工艺
→



实际芯片

版图几何设计规则

❖ 从设计的观点出发，设计规则可以分为三部分：

- ① 决定几何特征和图形的几何规定，这些规定保证各个图形彼此之间具有正确的关系；
- ② 确定掩模制备和芯片制造中都需要的一组基本图形部件的强制性要求；
- ③ 定义设计人员设计时所用的电参数的范围。

2.0 版图几何设计规则

❖ 有几种方法可以用来描述设计规则，其中包括：

① λ (Lambda) - 规则

以 λ 为单位的设计规则是一种相对单位，如果某种工艺的 Feature size 为 $S \mu\text{m}$ ，通常选取 λ 等于 $S/2 \mu\text{m}$ 的整数倍。选用 λ 为单位的设计规则主要与 MOS 工艺的成比例缩小相关联。

② Micron(μm , 微米) 规则

以 μm 为单位的设计规则是一种绝对单位，其最小尺寸用具体 μm 数值给出。

❖ 设计规则主要包括各层的最小宽度、层与层之间的最小间距等。

设计规则与性能和成品率之间的关系

❖ 一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。

❖ 规则越保守，能工作的电路就越多(即成品率越高)。

❖ 规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。


版图几何设计规则

当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。

2.1 最小宽度(min-Width)

❖ 最小宽度 (min-width)


指封闭几何图形的内边之间的距离。在利用DRC(设计规则检查)对版图进行几何规则检查时, 对于宽度低于规则中指定的最小宽度的几何图形, 计算机将给出错误提示。



HBUT-EST

2.2 最小间距 (minSep)

❖ 间距指各几何图形外边界之间的距离。




HBUT-EST

2.3 最小交叠(min Overlap)


❖ 交迭有两种形式:

- (a) 一几何图形内边界到另一图形的内边界长度(Overlap)
- (b) 一几何图形外边界到另一图形的内边界长度(Extension)



HBUT-EST

2.4 设计规则举例



多晶硅层相关设计规则的图形关系

HBUT-EST

版图几何设计规则

❖ 层次

人们把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。

下面以某种N阱的硅栅工艺为例分别介绍层次的概念。

版图几何设计规则

➤ N-WELL硅栅的层次标示

层次表示	含义	标示图
NWELL	N阱层	
Locos	N ⁺ 或P ⁺ 有源区层	
Poly	多晶硅层	
Contact	接触孔层	
Metal	金属层	
Pad	焊盘钝化层	


版图几何设计规则

❖ N-WELL层相关的设计规则

编号	描述	尺寸	目的与作用
1.1	N阱最小宽度	10.0	保证光刻精度和器件尺寸
1.2	N阱最小间距	10.0	防止不同电位阱间干扰
1.3	N阱内N阱覆盖P ⁺	2.0	保证N阱四周的场注N区环的尺寸
1.4	N阱外N阱到N ⁺ 距离	8.0	减少门锁效应

版图几何设计规则

❖ N阱设计规则示意图




版图几何设计规则

❖ P⁺、N⁺有源区相关的设计规则列表

编号	描述	尺寸	目的与作用
2.1	P ⁺ 、N ⁺ 有源区宽度	3.5	保证器件尺寸，减少窄沟道效应
2.2	P ⁺ 、N ⁺ 有源区间距	3.5	减少寄生效应

版图几何设计规则

❖ P⁺、N⁺有源区设计规则示意图




版图几何设计规则

❖ Poly相关的设计规则列表

编号	描述	尺寸	目的与作用
3.1	多晶硅最小宽度	3.0	保证多晶硅线的必要电导
3.2	多晶硅间距	2.0	防止多晶硅联条
3.3	与有源区最小外间距	1.0	保证沟道区尺寸
3.4	多晶硅伸出有源区	1.5	保证栅长及源、漏区的截断
3.5	与有源区最小内间距	3.0	保证电流在整个栅宽范围内均匀流动

版图几何设计规则

❖ Poly相关设计规则示意图




版图几何设计规则

❖ Contact相关的设计规则列表

编号	描 述	尺 寸	目的与作用
4.1	接触孔大小	2.0×2.0	保证与铝布线的良好接触
4.2	接触孔间距	2.0	保证良好接触
4.3	多晶硅覆盖孔	1.0	防止漏电和短路
4.4	有源区覆盖孔	1.5	防止PN结漏电和短路
4.5	有源区孔到栅距离	1.5	防止源、漏区与栅短路
4.6	多晶硅孔到有源区距离	1.5	防止源、漏区与栅短路
4.7	金属覆盖孔	1.0	保证接触，防止断条

版图几何设计规则

❖ Contact设计规则示意图




版图几何设计规则

❖ Metal相关的设计规则列表

编号	描 述	尺 寸	目的与作用
5.1	金属宽度	2.5	保证铝线的良好电导
5.2	金属间距	2.0	防止铝条联条

版图几何设计规则

❖ Metal设计规则示意图




版图几何设计规则

❖ Pad相关的设计规则列表

编号	描 述	尺 寸	目的与作用
6.1	最小焊盘大小	90	封装、邦定需要
6.2	最小焊盘边间距	80	防止信号之间串绕
6.3	最小金属覆盖焊盘	6.0	保证良好接触
6.4	焊盘外到有源区最小距离	25.0	提高可靠性需要

版图几何设计规则

❖ Pad设计规则示意图



1.3 金属布线层及其性能参数

❖ 以台湾半导体制造公司(TSMC)的0.35 μm CMOS工艺为例，我们给出从工艺文件出发到设计出版图的途径。以下简要介绍利用该工艺的技术文件进行芯片设计的流程。TSMC的0.35 μm 沟道尺寸和对应电源电压、电路布局图中金属布线层及其性能参数见表。

沟道长 (μm)	金属 布线 层数	多晶硅布 线层数	电源 电压 (V)	W/L	阈值电压 (V)		31级环 行振荡 器频率 (MHz)
					NMOS	PMOS	
0.35	3	2	3.3	0.6/0.40	0.54	-0.77	196.17
				3.6/0.40	0.58	-0.76	

MOSIS为TSMC 0.35 μm CMOS工艺定义的全部工艺层

层名	层号(GDSII)	对应的CIF名称	说明
Contact	25	CCC	接触孔
N_well	42	CWN	N阱
Active	43	CAA	有源层
P_plus_select	44	CSP	P型扩散
N_plus_select	45	CSN	N型扩散
Poly	46	CPG	多晶硅
Electrode	56	CEL	第二层多晶硅
Metal1	49	CMF	第一层金属
Via1	50	CVA	连接第一与第二层金属的接触孔
Metal2	51	CMS	第二层金属
Via2	61	CVS	连接第二与第三层金属的接触孔
Metal3	62	CMT	第三层金属
Glass	52	COG	钝化玻璃

新加坡Chartered 0.35μm CMOS工艺定义的全部工艺层


No.	Name of layer	Input Layer GDSII	Description
1	DNWELL	12	Define High Voltage Nwell for HV P-channel device.
2	HVPW	44	Define High Voltage WELL Area
3	Nwell	01	Define Low Voltage Nwell for LV P-channel device.
4	Pcomp	02	Define P+ & P channel active(or diffusion) area
5	Ncomp	03	Define N+ & N channel active(or diffusion) area
6	HV	54	Define High Voltage area (Thick Gate oxide area)
7	Poly2	10	Define Gate poly & interconnect Define High Resistor area Define Bottom plate of PIP Capacitor
8	Poly3	45	Define Top plate of PIP Capacitor
9	RES_BLK	62	Define High sheet rho poly resistor block
10	CAP	9	Define Capacitor Dielectric region of PIP Capacitor
11	DNcomp	176	Define High Voltage N+ Implantation area
12	DPcomp	175	Define High Voltage P+ Implantation area
13	SAB	49	Define Salicide block area (for Salicide process only)
14	Contact	33	Define Contact to N+, P+, poly 2 & Poly3 area
15	Metal1	34	Define Metal 1 interconnect area
16	Via1	35	Define Metal 2 to metal 1 contact area
17	Metal2	36	Define Metal 2 interconnect area
18	Via2	38	Define Metal 3 to metal 2 contact area
19	Metal3	42	Define Metal 3 interconnect area
20	Via3	40	Define Metal 3 to metal 4 contact area
21	Metal4	46	Define Metal 4 interconnect area
22	Via4	41	Define Metal 4 to metal 3 contact area
23	Metal5	53	Define Metal 5 interconnect area
24	Pad	37	Define Pad open area
25	HVNWRES	6	Define High Voltage NWELL Resistor
26	ESD	24	ESD Implant area
27	OTP_HIVTP	177	Cell Vt adjustment implant for OTP IP, and must not be used for any other purpose

HBUT-EST

41

0.18μm 制程结构

- Feature size L=0.18μm
- VDD 1.8V/2.5V
- Deep NWELL to reduce substrate noise
- MIM capacitor(1fF/um²)
- Thick-top-metal for inductor
- 6 Metal 1 Poly
- Polycide resistor(7.5 Ohm/sq)
- High N/P implant resistor(59 Ohm/sq,
133 Ohm/sq)
- M1-M5 (78 mOhm/sq) Thick-top-metal
(18 mOhm/sq)



HBUT-EST

42

TSMC 0.35μm CMOS工艺中各版图层的线条最小宽度

层 (Layer)	最小宽度(min Width) 单位: lambda (λ) = 0.2μm
N阱(N_well)	12
扩散层(P_plus_select/N_plus_select)	2
多晶硅(Poly)	2
有源层(Active)	3
接触孔(Contact)	2×2(固定尺寸)
第一层金属(Metal-1)	3
接触孔(Via1)	2×2(固定尺寸)
第二层金属(Metal-2)	3
第二层多晶硅(Electrode)	3
接触孔(Via-2)	2×2(固定尺寸)
第三层金属(Metal-3)	5

HBUT-EST

TSMC 0.35μm CMOS工艺版图各层图形之间的最小间隔

最小宽度(minSep) 单位: λ = 0.2μm	N_well	Active	Poly	P_plus_select/ N_plus_select	Contact	Metal1	Via1	Metal2	Electrode	Via2	Metal3
N_well	18										
Active	6	3									
Poly		1	3								
P_plus_select/ N_plus_select			3	2							
Contact		2	2		3						
Metal1						3					
Via1		2	2		2		3				
Metal2								4			
Electrode	2	2			3				3		
Via2							2			3	
Metal3		15	15			15			15		3

HBUT-EST

TSMC 0.35μm CMOS工艺版图各层图形之间最小交叠

Y	X	N_well	Active	Poly	P_plus_select/ N_plus_select	Contact	Metal1	Via1	Metal2	Electrode	Via2	Metal3
N_well		6										
Active												
Poly		2										
P_plus_select/ N_plus_select		2										
Contact		1.5	1.5	1								
Metal1						1						
Via1							1					
Metal2								1				
Electrode			2			2						
Via2									1			
Metal3											1	
Glass												6

HBUT-EST

新加坡Chartered 0.35μm CMOS工艺设计规则

1.a	n阱(well)	n阱的最小宽度	0.8u
1.b		阱与阱之间的最小间距	3.0u
1.c		ndiff到nwell的最小间距(inside)	0.2u
		(outside)	1.1u
1.d		pdiff到nwell的最小间距(inside)	1.1u
		(outside)	0.35u
1.e		p mos 器件必须在nwell内	
2.a	有源区 (active)	有源区的最小宽度	0.4u
2.b		有源区之间的最小间距	0.6u
3.a	多晶硅 (poly)	多晶硅的最小宽度	0.35u
3.b		多晶硅间的最小间距	0.45u
3.c		多晶硅与有源区的最小间距	0.2u
3.d		多晶硅栅在场区上的最小露头	0.45u
3.e		源、漏与栅的最小间距	0.6u
4.a	引线孔 (contact)	引线孔的最小宽度	0.4×0.4u
4.b		引线孔间的最小间距	0.4u
4.c		多晶硅覆盖引线孔的最小间距	0.15u
4.d		metal1覆盖引线孔的最小间距	0.15u
4.e		引线孔到gate间距	0.3u
4.f		diff覆盖引线孔的最小间距	0.15u
5.a	金属1 (metal1)	金属1的最小宽度	0.45u
5.b		金属1间的最小间距	0.45u
6.a	金属2 (metal2)	金属2的最小宽度	0.5u
		金属2间的最小间距	0.5u

HBUT-EST

3.0 图元

- ❖ 电路所涉及的每一种元件都是由一套掩模决定的几何形状和一系列物理、化学和机械处理过程的一个有机组合。
- ❖ 仅根据设计规则来设计版图，难以入手。
- ❖ 对版图设计者来讲，工艺能够制造的有源和无源元件的版图应该作为工艺元件库事先从工艺厂家得到。
- ❖ 必要时，设计者需要自己建立相应的元件库。
- ❖ 以下给出根据MOSIS提供的TSMC 0.35μm CMOS工艺文件设计的几种关键元件，图中几何尺寸的单位都是λ，对于0.35μm工艺，λ=0.2μm。


HBUT-EST

3.1 NMOS和PMOS

- ❖ 多晶硅(Poly)形成MOS管的栅极。N⁺扩散区和有源区(Active)共同形成N型有源区(NMOS)，P⁺扩散区和有源区共同形成P型有源区(PMOS)。有源区分别在栅极两侧构成源区(S)和漏区(D)。源区和漏区又分别通过接触孔(Contact)与第一层金属(Metal-1)连接构成源极和漏极。
- ❖ MOS管的可变参数为：栅长(Gate Length)、栅宽(Gate Width)和栅指数(Gates)。
- ❖ 栅长(Gate Length)指栅极下源区和漏区之间的沟道长度，最小值为2λ=0.4μm。
- ❖ 栅宽(Gate Width)指栅极下有源区(沟道)的宽度，最小栅宽为3λ=0.6μm。
- ❖ 栅指数(Gates)指栅极的个数。


HBUT-EST

NMOS 俯视图



HBUT-EST

PMOS 俯视图



HBUT-EST

3.2 Resistor

➤ 设计者在Cadence环境下CMOS工艺可用的电阻有多晶硅电阻、有源层电阻和阱区电阻。

➤ 三种电阻的计算公式均为：

$$R = \frac{l + 2 * X_d}{w + \Delta w} * R_{sh} + \frac{2}{n} * R_{con}$$


其中， R_{sh} 为方块电阻值， l 和 w 分别是体电阻的长与宽， R_{con} 是单个接触区形成的电阻值， n 是接触孔数。

➤ 电阻的可变参数：电阻宽度(Width)、电阻值(R)。

HBUT-EST

Poly-Silicon Resistance

- Poly-Si通过接触孔与Metal-1连接，该金属构成电阻的两个电极，图中所示电阻最小宽度为 $2\lambda=0.4\mu\text{m}$ 。
- 第一层Poly-Si的方块电阻值为 7.4Ω ，每Contact形成的电阻为 5.6Ω 。该Poly-Si电阻一般为几十欧姆。




第一层多晶硅电阻俯视图

HBUT-EST

Poly-Silicon Resistance

- 第二层Poly-Si(Electrode)的方块电阻值为 47.4Ω ，每个接触孔形成的电阻为 31.4Ω 。该Poly-Si电阻一般为几百 Ω 。




第二层多晶硅电阻俯视图

HBUT-EST

Active-layer Resistance

- 由 N^+ 扩散与有源区形成 N^+ 有源层电阻。有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。
- N^+ 有源层电阻的方块电阻值为 79.1Ω ，每个接触孔形成的电阻为 54.8Ω 。电阻一般为几百到几千 Ω 。




N^+ 有源层电阻俯视图

HBUT-EST

Active-layer Resistance

- P^+ 扩散分别与有源区形成 P^+ 有源层电阻。有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。
- P^+ 有源层电阻的方块电阻值为 153.4Ω ，每个接触孔形成的电阻为 118.5Ω 。电阻一般为几百到几千 Ω 。




P^+ 有源层电阻俯视图

HBUT-EST

Well Resistance

- 为了引出N阱电阻的两个电极，在N阱中进行 N^+ 扩散，该扩散区与有源层形成N型有源区，有源区再通过接触孔和金属连接形成欧姆接触，金属构成了电阻的两个电极。



$$R = \frac{l}{w+dw} * R_{sh_nwell} + \frac{2}{n} * R_{con} + \frac{2 * X_d}{w+dw} * R_{sh_nactive}$$

N阱电阻的方块电阻值为 1011Ω ，该电阻一般在几 $k\Omega$ 到几百 $k\Omega$ 。

HBUT-EST

Capacitance

❖ TSMC 0.35 μm 工艺制作的电容是一种结构简单的MIM电容，该电容由三层介质组成：

- ① 导电层作为下电极
- ② 绝缘层作为平板电容两电极间的介质
- ③ 导电层作为上电极

电容计算公式


$$C_{total}[\text{fF}] = C_{area}[\text{fF}/\mu\text{m}^2] \times area[\mu\text{m}^2] + C_{fringe}[\text{fF}/\mu\text{m}] \times perimeter[\mu\text{m}]$$

❖ 其中，Area是两导电层重叠区域的面积， $C_{area}[\text{fF}/\mu\text{m}^2]$ 是单位有效面积的电容值，Perimeter是两导电层重叠区域的周长， $C_{fringe}[\text{fF}/\mu\text{m}]$ 是单位长度电容值。电容的可变参数为：两导电层重叠区域一边的长度($y[\lambda]$)、电容值($C_{total}[\text{F}]$)。

HBUT-EST

Interconnect

- 在TSMC 0.35 μm 的集成电路工艺流程中，不同导电层之间由绝缘介质隔离。导电层之间的相互连接需要通过打孔实现。
- 有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact)与第一层金属(Metal-1)连接。




- (a) 多晶硅和第一层金属
(b) 第一和第二层金属
(c) 第二和第三层金属连接的俯视图

HBUT-EST

Pad

- 电路的输入和输出需要通过适当的导体结构(Pad)来实现与外部电路的连接，它同时用于电路的在芯片测试。焊盘的尺寸通常远大于电路中其它的元器件，焊盘的尺寸是固定的。



Pad (焊盘) 俯视图

HBUT-EST

4.0 电学设计规则

- ❖ 电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数，是电路与系统设计、模拟的依据；
- ❖ 几何设计规则是图形编辑的依据；
- ❖ 电学设计规则是分析计算的依据；
- ❖ 几何设计规则是设计系统生成版图和检查版图错误的依据；
- ❖ 电学设计规则是设计系统预测电路性能(仿真)的依据。

HBUT-EST

60

5.2 布线规则

- 电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。
- 禁止在一条铝走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。
- 压点离开芯片内部图形的距离不应少于 $20\mu\text{m}$ ，以避免芯片键合时，因应力而造成电路损坏。
- 布线层选择。

5.3 布线规则

表 5.9 布线层电学性质

布线层	电阻/ $(\Omega/\mu\text{m}^2)$	电容/ $(\text{pF}/\mu\text{m}^2)$
金属 II	0.03	0.2×10^{-4}
金属 I	0.03	0.3×10^{-4}
扩散区	10 ~ 50	1×10^{-4}
硅化物	2 ~ 4	0.4×10^{-4}
多晶硅	15 ~ 100	0.4×10^{-4}

表 5.10 线层选择和规则

布线层	电 阻	电 容	评 价
金属铝	低	低	好的导电能力，小的电压降，用于电源布线和全局布线
硅化物	低	中等	较小的 RC 乘积，可走长线
多晶硅	高	中等	RC 乘积中等，高的 IR 压降
扩散区	中等	高	中等 IR 压降，但 C 值高，驱动困难

5.3 布线规则

- ❖ 电源线与地线：梳状走线、金属布线
- ❖ 长信号线避免平行走线
- ❖ 压点位置
- ❖ 根据电气特性要求选择布线层

6.1 版图设计及版图验证

❖ 版图设计一般包括：

- 基本元器件版图设计
- 布局和布线
- 版图分析与检验

6.2 版图设计及版图验证

❖ 版图的构成

版图由多种基本的几何图形构成，常见的几何图形有：

- Rectangle (矩形)
- Polygon (多边形)
- Path and Wire (等宽线)
- Circle (圆)
- Arc (弧)

❖ 版图布局布线

布局就是将组成集成电路的各部分合理地布置在芯片上。布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。

6.3 版图验证

1. Design Rule Checking (DRC, 设计规则检查)
2. Layout Extract (电路提取)
3. Electrical Rule Checking (ERC, 电气规则检查)
4. Layout Via Schematic (LVS, 版图与电路图对照)

6.3 版图验证

❖ 设计规则的验证(DRC)

设计规则的验证(DRC)由下述命令格式书写成检查文件：

<出错条件> <出错输出>

在运行过程中，如果所画版图出现符合<出错条件>的情形，则执行<出错输出>。则此出错条件是由设计人员按照设计规则编写的。在DRC执行过程中，计算机会自动对照查验图形和出错条件。

关于<出错输出>语句，可以在其中列出出错单元的名称(Cell Name)及层次(layer-Name)，并写成：<OUTPUT Cell-Name layer-Name>。

❖ 版图的电学验证(ERC)

除违反设计规则而造成的图形尺寸错误外，常还会发生电学错误，如电源、地、某些输入或输出端的连接错误。这就需要用ERC检验步骤来加以防范。

为了进行ERC的验证，首先应在版图中将各有关电学节点做出定义。如将电源、接地点、输入端、输出端分别给出“节点名”。

❖ ERC检查的主要错误有如下几种:

- (1) 节点开路。
- (2) 短路。
- (3) 接触孔浮孔。
- (4) 特定区域未接触。
- (5) 不合理的元器件节点数（或扇出数）

❖ 版图参数提取(LPE)

对已设计的版图提取各种器件、它们的连接关系以及各种寄生电容和电阻，这实质上是自动地建立一种模型。提取各参数后，可以进行如下工作：

- (1) 作为电特性检验的基础，利用这些参数将版图还原成电路图，并与原始电路图比较，以便更严格地查找错误。
- (2) 将提取出的器件及连接关系和寄生参量等作为电路模拟的输入数据，再次进行电路模拟，以估计寄生参量对电路性能的影响。
- (3) 如果是用自动设计方法制成的版图，从单元库中调用已检验过的单元，所以只需提取连接线关系及连线的分布电容和电阻，进行整个电路的检验即可。

版图验证

❖ 电路图与版图一致性检查(LVS)

电路图与版图一致性检查(LVS)从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。这一工作量是很大的。为了减小对比工作量，应增大对比的单元结构。如可对较大的单元结构MOS多种逻辑门及其他组合进行比较。比较的结果，可以是完全一致或两者不全一致。设计者应对所示的错误进行必要的版图修改。


7.1 版图设计

1. 版图设计环境

建立数据库通道，确定版图与工艺对应关系。

2. 芯片版图布局

- 布局图应尽可能与电路图一致
- 设计布局图的一个重要的任务是安排焊盘
- 集成电路必须是可测的



限幅放大器的系统框图

版图设计(物理层设计)

➤ 版图设计的目标:

实现电路正确物理连接, 芯片面积最小, 性能优化(连线总延迟最小)

➤ 版图设计的重要性:

电路功能和性能的物理实现; 布局、布线方案决定着芯片正常工作、面积、速度; 经验很重要。

➤ 版图设计包括:

- ①基本元器件版图设计;
- ②布局 and 布线;
- ③版图检验与分析。


版图设计中提高可靠性的措施

❖提高金属化层布线的可靠性

- ① 大量的失效分析表明, 因金属化层(目前一般是Al层)通过针孔和衬底短路, 且Al膜布线开路造成的失效不可忽视, 所以必须在设计布线时采取预防措施。例如尽量减少Al条覆盖面积, 采用最短Al条, 并尽量将Al条布在厚氧化层(厚氧化层寄生电容也小)上以减少针孔短路的可能。
- ② 为防止Al条电流密度过大造成的电迁移失效, 要求设计时通过Al条的电流密度 $J < 2 \times 10^5 \text{ A/cm}^2$ (即 $2 \text{ mA}/\mu\text{m}^2$), Al条要有一定的宽度和厚度。

版图设计中提高可靠性的措施

- ③ 防止Al条开路的主要方法是尽量少通过氧化层台阶。如果必须跨过台阶, 则采取减少台阶高度和坡度的办法。例如对于厚氧化层上的引线孔做尺寸大小不同的两次光刻(先刻大孔, 再刻小孔), 以减小台阶坡度, 如图所示。
- ④ 对多层金属布线, 版图设计中布线层数及层与层之间通道应尽可能少。



❖ 版图设计应考虑热分布问题


在整个芯片上发热元件的布局分布要均匀, 不使热量过分集中在一角。在元件的布局上, 还应将容易受温度影响的元件远离发热元件布置。在必须匹配的电路中, 可把对应的元件并排配置或轴对称配置, 以避免光刻错位和扩散不均。要注意电源线和地线的位置, 这些布线不能太长。

❖ 加强工艺监控

❖ 其他措施

- ①合理布置电源接触孔，减小横向电流密度和横向电阻；
- ②采用伪收集极；
- ③采用保护环；
- ④尽可能使P⁻阱和PMOS管的P⁺区离得远一些。

7.2 限幅放大器的版图布局




7.3 元件布局与布线

❖ 利用版图编辑工具设计版图的基本步骤

- 1) 运行版图编辑工具，建立版图文件；
- 2) 在画图窗口内根据几何参数值调元器件和子单元的版图；
- 3) 在不同的层内进行元器件和子单元之间的连接；
- 4) 调用DRC程序进行设计规则检查，修改错误；
- 5) 调用电路提取程序提取版图对应的元件参数和电路拓扑；
- 6) 与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS (Layout-vs-Schematic)。
- 7) 存储版图文件，供今后修改和重用。

MOSFET的版图布局


- ❖ 在版图布局中必须考虑器件分布方式对电路性能的影响，通常尽量对称布局。
- ❖ 器件个体或匹配体的版图设计问题:需考虑形状、方向、连接以及匹配器件在相对位置、方向等方面的问题。尽量通过版图设计避免或减小工艺过程中引起的失配或/和误差。
- ❖ 采用小而多的接触孔，并且接触孔单元尽可能覆盖沟道宽度。



8.0 版图数据提交

1. 经过版图检查完全无错;
2. 将版图数据转换成GDS-II格式的码流数据;
3. 按照Foundry的要求或MPW要求, 通过网络传送GDS-II文件(一般为FTP)。

CMOS的设计




Note:

为形成反型层沟道, P衬底通常接电路的最低电位(V_{ss}/GND)。N阱通常接最高电位(V_{dd})。

CMOS的设计


❖ 版图: 描述电子元件以及引线的形状、位置

- 层次化;
- 方块图形;
- 与芯片加工工艺密切相关;
- 芯片加工厂只需要版图文件, 不需要任何电路原理图文件。



CMOS工艺的主要层次与掩膜版

如下的电路版图设计, 每层的版图图形?



Mask 1 Nwell



HBUT-EST

89


Mask 1 Nwell



HBUT-EST

90

Mask 2 Oxide

二氧化硅
隔离

HBUT-EST

91


Mask 2 Oxide

二氧化硅
隔离

HBUT-EST

92


Mask 3 PolyG



HBUT-EST

93


Mask 3 PolyG



HBUT-EST

94


Mask 4 nplus



HBUT-EST

95


Mask 4 nplus



HBUT-EST

96


Mask 5 pplus



HBUT-EST

97


Mask 5 pplus



HBUT-EST

98


Mask 6 contact



HBUT-EST

99


Mask 6 contact



HBUT-EST

100


Mask 7 met1



HBUT-EST

101


Mask 7 met1



HBUT-EST

102


Mask 8 via1



HBUT-EST





103

Mask 8 via1



HBUT-EST

104



版图设计注意事项

- ❖ 在正式用Cadence画版图之前，一定要先构思，也就是要仔细想一想，每个管子打算怎样安排，管子之间怎样连接，最后的电源线、地线怎样走。对于差分形式的电路结构，最好在版图设计时也讲究对称，这样有利于提高电路性能。为了讲究对称，有时候需要把一个管子分成两个，比如为差分对管提供电流的管子就可以拆成两个、四个甚至更多。差分形式对称的电路结构，一般地线铺在中间，电源线走上下两边，中间是大片的元件。
- ❖ 当采用的工艺有多晶硅和多层金属时，布线的灵活性很大。一般信号线用第一层金属，信号线交叉的地方用第二层金属，整个电路与外部焊盘的接口用第三层金属。但也不绝对，比如说某一条金属线要设计允许通过的电流很大，用一条金属线明显很宽，就可以用两条甚至三条金属线铺成两层甚至三层，电流在每一层金属线上流过去的量就小了二分之一。层与层是通过连接孔连接的，在可能的情况下适当增加接触孔数，确保连接的可靠性。

HBUT-EST

版图设计注意事项

- ❖ 输入和输出最好分别布置在芯片两端，例如让信号从左边输入，右边输出，这样可以减少输出到输入的电磁干扰。对于小信号高增益放大器，这一点特别重要，设计不当会引起不希望的反馈，造成电路自激。
- ❖ 金属连线的宽度是版图设计必须考虑的问题。铝金属线电流密度最大为 0.8mA/mm^2 ，Metal1、Metal2厚 $0.7\mu\text{m}$ ，电流密度按 0.56mA/mm^2 设计，Metal3厚 $1.1\mu\text{m}$ ，按 0.8mA/mm^2 设计。当金属中流过的电流过大时，在金属较细的部位会引起“电徙”效应(金属原子沿电流方向迁徙)，使金属变窄直到截断。因此，流过大电流的金属连线应该根据需要设定宽度。
- ❖ 应确保电路中各处电位相同。芯片内部的电源线和地线应全部连通，对于衬底应该保证良好的接地。

HBUT-EST

版图设计注意事项

- ❖ 对高频信号，尽量减少寄生电容的干扰，对直流信号，尽量利用寄生电容来旁路掉直流信号中的交流成分从而稳定直流。第一层金属和第二层金属之间，第二层金属和第三层金属之间均会形成电容。
- ❖ 对于电路中较长的走线，要考虑到电阻效应。金属、多晶硅分别有各自不同的方块电阻值，实际矩形结构的电阻值只跟矩形的长宽比有关。金属或多晶硅连线越长，电阻值就越大。为防止寄生大电阻对电路性能的影响，电路中尽量不走长线。

HBUT-EST

版图设计注意事项

- ❖ MOS管的尺寸(栅长、栅宽)是由电路模拟时候定下来的，画MOS管时应按照这些尺寸进行。但是当MOS管的栅宽过大时，为了减小栅电阻和栅电容对电路性能的影响，我们需要减小每个MOS管的栅宽，为达到的所需的总栅宽可以采用并联的方式。另外，对于NMOS管，我们应当充分保证其衬底接地，而PMOS管应当保证其衬底充分接高电平，特别MOS管流过大电流时，应该在管子周围形成隔离环进行保护。
- ❖ 电阻可以用不同的材料形成，可选择性很大，需要设计者进行选择。比如根据所需电阻值的大小，阻值的精确度，电阻的面积等来确定选用何种电阻。对于电阻宽度，我们也需要考虑，保证可以流过足够大的电流，防止电阻被烧坏。
- ❖ 可能整个电路的有效面积仅仅占整个芯片面积的很小一部分，因此对于芯片中的空闲面积，可以尽量设计成电容，利用这些电容来旁路外界电源和地对电路性能的影响。

HBUT-EST

版图设计注意事项

- ❖ 力求层次化设计。即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨、层次清晰。
- ❖ 图形应尽量简捷，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且使版图一目了然。
- ❖ 设计者在构思版图结构时，除要考虑版图所占的面积、输入和输出的合理分布、减小不必要的寄生效应还应力求版图与电路原理框图保持一致(必要时修改框图画法)，并力求版图美观大方(利用适当空间添加标识符)。

HBUT-EST

Cadence Tools

- ❖ Schematic可以进行层次化模块设计，整个电路图分割成若干个子电路，子电路下面又可分割成子电路。Layout也要进行层次化模块化设计。Schematic的子电路可以进行Cell-view的Symbol提取，Layout不能进行Symbol的提取，但是可以进行子模块的调用。
- ❖ 版图设计的基本步骤是画电路图(Schematic)，画版图(Layout)，版图设计规则检查(DRC:design-rule-checking)，版图提取(Extract)，电路图版图对照(LVS: layout via schematic)。从版图的每一小块开始，就要进行DRC设计规则检查，这样能及早发现错误并给以纠正。因为Cadence不能够在LVS的Error-display时显示Schematic子电路中的错误标记，所以从最基本的子电路开始，就要进行LVS检查。

HBUT-EST

Cadence Tools

- ❖ 经过一段时间的实际操作之后会发现，初次利用Cadence画版图的时候，DRC相对困难，因为很多条的设计规则一下子很难记住。但当逐步熟悉了Cadence之后，就发现真正的难点在于LVS，因为电路规模庞大，电路结构很复杂，Cadence检查出的错误只能以网表的形式显示于文件或以标记标于extracted和schematic图中，但是LVS的错误类型有几种，包括网表(nets)错误，器件(instance)错误，参数(parameter)错误，端点(terminal)错误。Cadence提取的时候会把某些使用者连接错误造成的网表错误归为器件或参数错误。所以检查错误的时候最好先检查网表错误。LVS检查之后，info中的log(日志)文件，错误网表，mergenet和错误显示Errordisplay是对使用者比较有用的。


HBUT-EST

8.0 版图设计软件

3. 版图编辑器

1) Virtuoso编辑器

➤ 建立LIBRARY



File→New→Library



HBUT-EST

8.0 版图设计软件


2) Virtuoso编辑器--Library manager



HBUT-EST

8.0 版图设计软件

3) Virtuoso编辑器-- 建立cell



CIW窗口


File→New→Cellview



HBUT-EST

8.0 版图设计软件

4) Virtuoso编辑器--工作区和层次显示器




LSW

工作区域

HBUT-EST

8.0 版图设计软件


5) Virtuoso编辑器 --版图层次显示(LSW)



HBUT-EST


8.0 版图设计软件

7) Virtuoso编辑器 --显示窗口



8.0 版图设计软件


9) Virtuoso编辑器--数据流格式版图输出



8.0 版图设计软件

4. 电路图编辑器

1) Virtuoso编辑器--电路图显示



HBUT-EST

8.0 版图设计软件

2) Virtuoso编辑器 --电路器件及属性

Component And Properties



HBUT-EST

8.0 版图设计软件

3) Virtuoso编辑器 -- 电路添加线名、端口及移动窗口

Add Wire Name




Add Pin

Move
(Move→F3)


HBUT-EST

8.0 版图设计软件

4) Virtuoso编辑器-- 建立SYMBOL VIEW



电路图



Symbol 图

HBUT-EST

8.0 版图设计软件


5) Virtuoso编辑器--建立SYMBOL 操作



HBUT-EST

8.0 版图设计软件

6) Virtuoso编辑器--CDL输出操作




HBUT-EST

8.0 版图设计软件

7) Virtuoso编辑器--CDL输出

```
*****
* Library Name: WGCHP1V0P0
* Cell Name: inv1
* View Name: schematic
*****

.SUBCKT inv1 VDDA VIN VOUT VSSA
* .PININFO VDDA:I VIN:I VSSA:I VOUT:O
MM2 VOUT VIN VSSA VSSA n55hv W=2u L=600n m=1
MM3 VOUT VIN VDDA VDDA p55hv W=5.6u L=600n m=1
.ENDS
```



HBUT-EST